Cours:Atmega328p : Différence entre versions
m (→{{Vert|Fonctions d'interruption}}) |
m (→{{Vert|Registre EICRA}}) |
||
| Ligne 50 : | Ligne 50 : | ||
{| class="wikitable" | {| class="wikitable" | ||
|- | |- | ||
| − | ! ISCx1 !! ISCx0 !! Déclenchement de l'interruption sur : |- | + | ! ISCx1 !! ISCx0 !! Déclenchement de l'interruption sur : |
| + | |- | ||
| 0 || 0 || Un niveau bas sur l'entrée INTx | | 0 || 0 || Un niveau bas sur l'entrée INTx | ||
|- | |- | ||
| Ligne 69 : | Ligne 70 : | ||
</source> | </source> | ||
{{finAide}} | {{finAide}} | ||
| − | |||
==={{Vert|Registre EIMSK}}=== | ==={{Vert|Registre EIMSK}}=== | ||
Version du 23 mars 2014 à 22:52
Sommaire
- 1 Interruptions
- 1.1 Activer/Désactiver les interruptions
- 1.2 Attention
- 1.2.1 Quand une interruption est appelée, les autres interruptions sont automatiquement désactivées par le µcontrôleur
- 1.2.2 Les variables partagée entre interruption et programme principal doivent être de type volatile
- 1.2.3 Les opérations de lecture/écriture sur des variables de plus de 8 bits doivent être protégées en désactivant les interruptions.
- 1.3 Interruption externe
- 1.4 Exemple
- 1.5 Fonctions d'interruption
Interruptions
Activer/Désactiver les interruptions
Les fonctions suivantes permettent d'activer et désactiver globalement les interruptions :
cli(); //désactive toute interruption
sei(); //autorise les interruptions
Attention
Quand une interruption est appelée, les autres interruptions sont automatiquement désactivées par le µcontrôleur
Les variables partagée entre interruption et programme principal doivent être de type volatile
Les opérations de lecture/écriture sur des variables de plus de 8 bits doivent être protégées en désactivant les interruptions.
Exemple :
unsigned long c;
uint8_t SaveSREG = SREG;
cli();
c = PulseCounts;
SREG = SaveSREG;
sei();
Interruption externe
Cette partie détaille l'utilisation des interruptions INT0 et INT1, attachées aux pin PD2 et PD3.
Registre EICRA
Le registre EICRA permet de choisir le mode de déclenchement de l'interruption.
| EICRA bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|
| Fonction | ----- | ----- | ----- | ----- | ISC11 | ISC10 | ISC01 | ISC00 |
| Valeur initiale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Le tableau suivant donne la valeur des bits ISCx0 et ISCx1 pour configurer le mode de déclenchement associé à l'interruption INTx :
| ISCx1 | ISCx0 | Déclenchement de l'interruption sur : |
|---|---|---|
| 0 | 0 | Un niveau bas sur l'entrée INTx |
| 0 | 1 | Un changement d'état sur l'entrée INTx |
| 1 | 0 | Un front descendant sur l'entrée INTx |
| 1 | 1 | Un front montant sur l'entrée INTx |
  Exemple
On souhaite déclencher une interruption sur un changement d'état de la patte PD2 (int0), on configurera le registre EICRA comme suit : EICRA=0x01; // EICRA= 00000001 (2)
|
Registre EIMSK
Le registre EIMSK permet d'autoriser ou non les interruptions INT1 et INT0.
| EIMSK bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|
| Fonction | ----- | ----- | ----- | ----- | ----- | ----- | INT1 | INT0 |
| Valeur initiale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Une mise à '1' du bit INTx permet d'autoriser l'interruption associée.
Registre EIFR Exernal Interrupt Flag Register
Le registre EIFR permet d'observer l'état des interruptions INT1 et INT0.
| EIFR bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|---|---|---|---|---|---|---|---|---|
| Fonction | ----- | ----- | ----- | ----- | ----- | ----- | INTF1 | INTF0 |
| Valeur initiale | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Le bit INTFx passe à '1' lors du déclenchement de l'interruption.
Fonctions d'interruption
Le tableau donne la liste des interruptions et le vecteur d'interruption associé :
| Nom de l'interruption | Description | Fonction |
|---|---|---|
| INT0 | Changement d'état de la patte PD2 | ISR(INT0_vect) |
| INT1 | Changement d'état de la patte PD3 | ISR(INT1_vect) |
